|
< Trilha Zero >
|
 |
|
|
20/03/2006
|
< Microarquitetura Intel Core > |
|
Há dois grandes competidores na arena dos processadores para micros pessoais, Intel e AMD. Hoje falaremos sobre os novos aperfeiçoamentos incorporados aos chips da Intel. Na próxima coluna abordaremos os da AMD. Um dos dilemas da indústria de microprocessadores é decidir entre reduzir o consumo de energia e aumentar o desempenho. A questão pode ser quantificada avaliando o consumo específico, quantidade de energia exigida para executar uma instrução. Nos chips da Intel o valor deste parâmetro aumentou quatro vezes do lançamento do Pentium, em 1993, até a era do Pentium 4. Vieram então os Pentium M, concebidos para micros portáteis, onde o consumo específico se reflete diretamente na duração da carga da bateria, e o processo se reverteu: os consumos específicos voltaram aos mesmos níveis dos do Pentium original. E embora o desempenho dos chips continue aumentando, o consumo específico vem se mantendo no mesmo patamar. O resultado disso é que agora, além dos chips destinados aos micros portáteis, toda a linha de microprocessadores da Intel incorpora recursos de otimização de consumo de energia, desde os criados para a plataforma Viiv, voltada ao entretenimento e ao lar digital, até os que equipam os servidores lâmina (“blade servers”) das grandes corporações. Para manter baixo o consumo específico enquanto se incorporavam novos recursos como virtualização, endereçamento de 64 bits e outros, foi necessário efetuar mudanças radicais na própria microarquitetura dos processadores. Por isso há duas semanas, no Intel Developer Forum em San Francisco, a empresa anunciou o lançamento da microarquitetura “Intel Core” que combina características extremamente sofisticadas com um processo de fabricação que pela primeira vez na história adota camada de silício de apenas 65 nanômetros de espessura, possibilitando um ganho de 20% no desempenho e uma redução de 35% da energia necessária para provocar a mudança de estado dos transistores. Uma das novidades importantes envolve alterações na chamada “pipeline”, a técnica que possibilita a execução de diversas instruções simultaneamente, cada uma em um estágio interno do processador. Tais alterações ensejam a execução de até quatro instruções em um único ciclo de máquina, o que reduz o número de ciclos necessários para cumprir uma tarefa e contribui ainda mais para a otimização do consumo de energia. A “pipeline” empregada na microarquitetura Intel Core se desdobra em 14 estágios. Mas talvez a característica mais revolucionária da microarquitetura Intel Core seja aquilo que a Intel batizou de “micro-fusion” e descreve como “a habilidade de combinar pares de microinstruções em uma só microinstrução que pode ser executada em um único ciclo da pipeline”. A coisa é quase inacreditável e chega a parecer absurda, mas Justin Rattner, o Chief Technology Officer da Intel foi bastante explícito ao afirmar, à guisa de exemplo, em sua palestra no IDF que na nova arquitetura “as microinstruções ‘compare’ e ‘jump’ combinam-se em uma única instrução que é executada rápida e eficientemente no interior da pipeline”. Além disso, a nova microarquitetura aperfeiçoou a família de instruções SME (Streaming SIMD Extensions, grupo de instruções voltadas para aplicações multimídia, capazes de lidar com um grande conjunto de dados em uma única instrução) que agora são todas executadas em um único ciclo de máquina. E as alterações se completam com um novo conjunto de algoritmos de busca no cache interno e mudanças na própria estrutura deste cache. Na microarquitetura Intel Core o cache L2 dos processadores de núcleo duplo agora é compartilhado pelos dois núcleos. Assim, se duas tarefas (“threads”) simultâneas, cada uma executada por um núcleo, necessitarem acesso aos mesmos dados e se esses dados estiverem no cache de um dos núcleos, poderão ser acessados pelo outro já que o cache agora é compartilhado. E se por acaso um dos núcleos estiver ocioso em um dado momento (por exemplo, aguardando uma entrada de dados) o outro terá acesso à totalidade do cache. As mudanças são radicais e a Intel espera que elas melhorem sua posição no mercado de processadores para micros da linha PC. Segundo a empresa, tanto seu futuro chip para a linha móvel, codinome “Merom”, quanto o “Conroe”, o equivalente para micros de mesa, aderirão à nova arquitetura e apresentarão um ganho de 40% no desempenho aliado a uma redução também de 40% no consumo de potência. É esperar para ver... B. Piropo |