Imagine um sujeito tão inteligente que é capaz de analisar um problema e decidir a melhor forma de agir em frações de segundo. Agora imagine que ele tenha uma dificuldade de dicção tão séria que gaste um par de minutos para comandar a ação. O tipo da situação na qual a dificuldade de se comunicar reduz drasticamente a eficácia do indivíduo.

Pois é mais ou menos isso que ocorre com as CPUs ou  microprocessadores, os "cérebros" de nossos computadores. Sua rapidez, avaliada pelo número de ciclos de máquina executados na unidade de tempo, cresce rapidamente e já se situa na casa dos bilhões por segundo, ou Gigahertzs. Já sua capacidade de se comunicar com a memória também tem crescido, porém mais lentamente: hoje, está na casa das poucas centenas de Megahertzs. Como essa comunicação é essencial para praticamente tudo o que o computador faz, esse descompasso é um enorme obstáculo para o aumento do desempenho de nossos micros.

Para minimizar seus efeitos a indústria desenvolve memórias cada vez mais "rápidas", que permitem acessos em intervalos menores. Um dos maiores avanços nesse sentido foi a combinação das memórias síncronas (SDRAM, ou Synchronous DRAM) com o aumento da freqüência de operação do barramento frontal. Outro, foi o advento das memórias DDR. E agora espera-se o lançamento das memórias DDR-II. Complicou? Pois vamos por partes.

Barramento frontal (Front Side Bus, ou FSB) é o nome que se dá ao conjunto de circuitos de controle e condutores elétricos que ligam CPU e memória. Por ele trafegam instruções, dados e sinais de controle. Cada condutor transporta um bit. No barramento frontal de um Pentium há 64 linhas para transporte de dados. Sendo tantos, as transferências não podem ser feitas ao léu: há que obedecer a um certo ritmo. Para isso existe um cristal que vibra emitindo pulsos em uma freqüência exata. Ele é o responsável pela "freqüência do barramento". O sistema foi concebido para efetuar uma transferência por pulso.

Memórias DRAM (Dynamic RAM) são usadas como memória principal de nossos micros. Diz-se que elas são "síncronas" se operam na mesma freqüência do barramento. Portanto uma memória SDRAM em um barramento de 100 MHz é capaz de efetuar cem milhões de transferências por segundo. Essas memórias são conhecidas por "PC100". Elas evoluíram para "PC133" (em barramentos que operam em 133 MHz) e estão em desenvolvimento controladores para barramentos de 150 MHz e 166 MHz. Como cada transferência move oito bytes através das 64 linhas de dados do barramento, a taxa de transferência da memória PC100 é de 800 Mbytes/s e da PC133 é de 1.066 Mbytes/s.

No final de 2000 os fabricantes de memória conseguiram um aparente milagre: efetuar duas transferências por ciclo do barramento (eu expliquei como isso era possível na coluna Trilha Zero de 21 de maio de 2001, ainda disponível na seção Escritos de meu sítio, em <www.bpiropo.com.br>). Com isso, a taxa de transferência dobrou e surgiram as memórias DDR (Double Data Rate, ou dupla taxa de transferência). Transferindo dezesseis bytes por ciclo (lembre: 64 linhas, taxa dupla), em um barramento de 100 MHz a taxa chega a 1.600 Mbytes/s, o que fez essas memórias se tornarem conhecidas como "PC1600". Em barramentos de 133 MHz a taxa chega a 2.128 Mbytes/s e as memórias são denominadas "PC2100".

Pois bem: agora a indústria está prestes a conseguir mais um milagre: dobrar novamente a taxa de transferência, conseguindo transferir quatro bits através de um único condutor em cada ciclo do barramento. A versão preliminar do padrão, denominado DDR-II, acaba de ser aprovada pelo JEDEC (Joint Electronic Devices Engineering Council, veja artigo em
<www.ebnonline.com/digest/story/OEG20010625S0104>)
e duas empresas já anunciaram, por enquanto em caráter experimental, a fabricação de chips de memória DDR-II: Samsung

(<www.samsungelectronics.com/semiconductors/DRAM/
product_news/semiadmin_1022560678375_101.html>)

e Micron
(<http://zdnet.com.com/2100-1103-943086.html>).
Por enquanto o padrão admite apenas memórias DDR-II inseridas em barramentos operando a 100 MHz ou 133 MHz que, usando 64 linhas de dados, atingirão taxas de transferência de 3,2 Gbytes/s e 4,3 Gbytes/s respectivamente. Mas já se pensa em barramentos operando em 166 MHz, o que elevará a taxa a fantásticos 5,3 GBytes/s.

É claro que teremos que esperar ainda algum tempo para pôr as mãos em tais maravilhas. Para atingir freqüências tão elevadas sem "fritar" será necessário recorrer a tecnologias de fabricação que usam camadas de silício extremamente finas (0,13 micra ou menores) e reduzir a tensão de alimentação para 1,8 volts, e não há circuitos de controle ("chipsets") que suportem tais especificações. Mas a previsão é que os primeiros módulos sejam distribuídos no ano que vem e que assumam a liderança do mercado já em 2004 (leia em <www.siliconstrategies.com/story/OEG20020325S0065>).
É esperar para ver.

(Os atalhos ("links") incluídos neste artigo podem ser encontrados na seção Escritos desta semana do Sítio do B.Piropo, em <www.bpiropo.com.br>).

B. Piropo